PAT-NO:

JP409320988A

DOCUMENT-IDENTIFIER: JP 09320988 A

TITLE:

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUBN-DATE:

December 12, 1997

INVENTOR-INFORMATION:

NAME FUJII, KUNIHIRO INOUE, AKIRA MIYAGAWA, KUNIKO MIKAGI, IKU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP08139050

APPL-DATE: May 31, 1996

INT-CL (IPC): H01L021/28, H01L021/3205, H01L029/78

ABSTRACT:

PROBLEM TO BE SOLVED: To ensure heat resistance by using a titanium silicide film, which stably exists after heat treatment at a specific temperature or higher and has a C49 type structure, or a titanium silicide film, which contains an impurity and has a C49 structure, for an electrode or wiring.

SOLUTION: On the surface of silicon semiconductor substrate 101, a field oxide film 103 is formed by selective oxidation, and on the active area surrounded by the field oxide film 103, an N type impurity diffusion layer 107, P type impurity diffusion layer 108, N type polycrystal silicon gate 109 and P type polycrystal silicon gate 110 are formed by photolithography and ion implantation. Then, on the silicon layers 107-110 wherein impurities are diffused, titanium nitride 113 containing a tungsten of 1 atom % or more and 10 atom % or less is deposited, and a titanium silicide layer 112 containing tungsten with a C49 type structure is formed by heat treatment at 800°C or higher.

COPYRIGHT: (C)1997,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-320988

(43)公開日 平成9年(1997)12月12日

(51) Int.CL.6		識別記号	庁内整理番号	ΡI			技術表示箇所
H 0 1L	21/28	301		HOIL	21/28	301T	
	21/3205				21/88	Q	
	29/78				29/78	301G	

審査請求 有 請求項の数6 OL (全 10 頁)


		審全前 来 有 前来項の数6 OL (全 10 貝)
(21)出顧番号	特顯平8 -139050	(71)出題人 000004237 日本電気株式会社
(22)出顧日	平成8年(1996)5月31日	東京都港区芝五丁目7番1号
		(72)発明者 藤井 邦宏
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 井上 顕
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 宮川 邦子
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 弁理士 菅野 中
		最終頁に続く

(54)【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 チタンシリサイドを用いたサリサイドプロセスにより製造する半導体装置において、耐熱性の高い、チタンシリサイド膜の形成方法を提供する。

【解決手段】 不純物が拡散されたシリコン層107~110上に、1原子%以上、10原子%以下のタングステンを含有したチタンを堆積し、その後、熱処理により、タングステンを含有したC49型構造のチタンシリサイド層を形成する。



20

1

【特許請求の範囲】

【請求項1】 電極または配線を有する半導体装置であ って、

電極または配線は、800℃以上の熱処理後においても 安定に存在する、C49型構造のチタンシリサイド膜、 あるいは、不純物を含むC49型構造のチタンシリサイ ド膜を用いたものであることを特徴とする半導体装置。

【請求項2】 前記不純物がタングステンであり、チタ ン及びタングステンの総量に対するタングステンの濃度 が、1原子%以上、10原子%以下であることを特徴と 10 手法によりドープして多結晶シリコンの電気抵抗の低減 する請求項1に記載の半導体装置。

【請求項3】 半導体基板上に選択的に形成される絶縁 膜間に、不純物であるタングステンを含布したC49型 構造のチタンシリサイド層を形成することを特徴とする 半導体装置の製造方法。

【請求項4】 絶縁膜形成工程と、チタン堆積工程と、 シリサイド形成工程と、除去工程とを有する半導体装置 の製造方法であって、

絶縁膜形成工程は、半導体基板上の所定の領域に絶縁膜 を選択的に形成する処理であり、

チタン堆積工程は、基板全面にタングステンを含有した チタン膜を堆積する処理であり、

シリサイド形成工程は、窒素雰囲気での急速熱処理によ り、前記選択的に形成された絶縁膜間のシリコンの表面 に、選択的にタングステンを含有したC49型構造のチ タンシリサイド層を形成する処理であり、

除去工程は、ウェットエッチングにより、タングステン を含有した窒化チタン膜を選択的に除去する処理である ことを特徴とする半導体装置の製造方法。

【請求項5】 チタン及びタングステンの総量に対する 30 前記タングステンの濃度が、1原子%以上、10原子% 以下であることを特徴とする請求項3叉は4に記載の半 導体装置の製造方法。

【請求項6】 前記タングステンを含有したチタン膜を 堆積するチタン堆積工程は、所望の組成のタングステン とチタンの合金からなるターゲットを用いてスパッタ堆 積を行うものであることを特徴とする請求項4に記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、チタンシリサイド 膜を電極又は配線として有する半導体装置及びその製造 方法に関し、特に、ゲート,ソース及**びド**レインを自己 整合的にシリサイド化することにより、低低抗化を図る MOS型電界効果トランジスタ (MOSFET) とその 製造方法に関する。

[0002]

【従来の技術】従来の半導体装置を形成するサリサイド プロセスでは、チタンが用いられてきた。これは、高融 点金属シリサイドの中で、チタンシリサイドの電気抵抗 50 ことにより、多結晶シリコン305, N型及びP型不純

率が最も低いためである。

【0003】図3は、従来のサリサイドプロセスを工程 順に示す縦断面図である。図3(a)に示されるように P型シリコン基板301に、Nウェル302を既知の方 法により形成する。次いで、基板301の表面にフィー ルド絶縁膜として酸化膜303を選択酸化法により形成 する。 このフィールド酸化膜303に囲ま**れた活性領域** に、順次シリコン酸化膜などのゲート絶縁膜304と多 結晶シリコンを成長し、多結晶シリコンにリンを既知の を図る。

2

【0004】次いで、既知の方法であるフォトリソグラ フィー法とドライエッチング法により、多結晶シリコン をパターンニングしてゲート電極305を形成する。次 に、フォトリソグラフィー法とイオン注入**法に**より、低 濃度のN型不純物拡散層313と低濃度のP型不純物拡 散層314を形成する。次いで、ゲート電極305の側 面にシリコン酸化膜あるいはシリコン窒化膜から構成さ れるサイドウォール絶縁膜306を既知のCVD技術と エッチング技術を用いて形成する。

【0005】次に、図3 (b) に示されるようにフォト リソグラフィー法とイオン注入法により、N型不純物拡 散層307とP型不純物拡散層308を形成する。かく してLDD構造としてN型ソース・ドレイン領域30 7, P型ソース・ドレイン領域308が形成される。次 いで、ゲート電極である多結晶シリコンの表面と半導体 基板表面の自然酸化膜を除去し、チタン309をスパッ 夕堆積する。

【0006】次に、図3(c)に示されるように窒素雰 囲気中で700℃以下の急速熱処理(以下、RTAとい う) することにより、シリコンと接触するチタンのみを シリサイド化し、C49型構造のチタンシリサイド31 0を形成する。またこの際、フィールド酸化膜303及 びサイドウォール306と接触するチタンと半導体基板 上のチタンの一部は窒化されて窒化チタン311とな

【0007】次に図3(d)に示されるようにアンモニ ア水及び過酸化水素水等の混合液などにより、選択的に ウェットエッチングし、未反応チタンと窒化チタンのみ 40 を除去する。次いで、前述のRTAよりも高温(800 ℃以上) のRTAを行い、前記のC49型構造のチタン シリサイド310よりも電気抵抗率の低いC54型構造 のチタンシリサイド312を形成する。

【0008】次に、図3(e)に示されるように層間絶 縁膜として不純物を含まないシリコン酸化膜315を堆 積し、続いてボロンあるいはリンなどの不純物を含んだ シリコン酸化膜316を堆積し、この層間絶縁膜の焼き しめを、800℃程度の炉アニールにより行う。

【0009】以上に示したサリサイドプロセスを用いる

3

物拡散層307,308の表面部分が自己整合的にシリ サイド化されるために低抵抗化され、デバイスの高速化 が図れる。このサリサイドプロセスは、必要とする領域 に限って、選択的にシリサイド化できる利点がある。 [0010]

【発明が解決しようとする課題】ところが、図3に示し た従来の製造方法では、層間絶縁膜の焼きしめとして8 00℃程度の炉アニールを行う際、前記C54構造を有 するチタンシリサイド膜が、島状に変形し、層抵抗値が 高くなると共に、そのばらつきも大きくなるという問題 10 点があった。

【0011】そこで、この問題を解決するために、チタ ンシリサイド膜中に、酸素やボロン (硼素) などをイオ ン注入し、その後の熱処理により、酸化チタンや硼化チ タンを形成することで、チタンシリサイド酸の耐熱性を 上げる方法が知られている(特開平3-80542号公 報,1995年秋季応用物理学会予稿集P678)。

【0012】しかしながら、これらの技術を用いても、 微細線幅上の薄膜化されたチタンシリサイドの耐熱性を 十分に確保することは難しい。

【0013】以下、本原因について述べる。これらの技 術は、基本的には、前記、従来の技術と同様のプロセス を用いているので、最終的に形成されるチタンシリサイ ド膜は、C54型構造のチタンシリサイド膜である。一 方、このC 5 4 型構造のチタンシリサイド膜の結晶粒径 は、C49型構造のチタンシリサイド膜の結晶粒径より も、10倍以上も大きい。

【0014】図4は、非晶質シリコン上に、40nmの チタンを堆積し、その後、650℃、30秒の窒素雰囲 気中のRTAを行った試料を、透過型電子顕微鏡によっ 30 的に除去する処理である。 て観察した、チタンシリサイドの結晶粒の構造であり、 丁度、チタンシリサイドがC49型構造からC54型構 造に相転移しているところを観察したものである。図中 の積層欠陥に起因した細かい縞模様のある小さい結晶粒 がC49型構造のチタンシリサイドであり、大きい結晶 粒がC54型構造のチタンシリサイドである。これよ り、同じ熱処理の温度においても、C49型構造とC5 4型構造のチタンシリサイドの結晶粒に大きな違いがあ るのは明白である。ここで、チタンシリサイドの相転移 晶質シリコンを用いているためである(マテリアル・リ サーチ・ソサイエティ・シンポジウム・プロシーディン グス、1990年、VOL、181、P167~P17 2に開示されている)。

【0015】また、ジャーナル・オブ・アプライド・フ ィズィクス, 1992年, P720~P724より、チ タンシリサイドの耐熱性は、粒径が小さいほど高くなる ことが知られている。

【0016】これらのことより、C54型構造のチタン シリサイド膜では、C49構造のチタンシリサイドより 50 4

も比抵抗化は小さいが、結晶粒径については、非常に大 きくなってしまうために、本質的に耐熱性を十分に確保 することが難しい。

【0017】本発明の目的は、耐熱性を十分に確保した 半導体装置とその製造方法を提供することにある。

[0018]

【課題を解決するための手段】前記目的を達成するた め、本発明に係る半導体装置は、電極または配線を有す る半導体装置であって、電極または配線は、800℃以 上の熱処理後においても安定に存在する、C49型構造 のチタンシリサイド膜、あるいは、不純物を含むC49 型構造のチタンシリサイド膜を用いたものである。

【0019】また前記不純物がタングステンであり、チ タン及びタングステンの総量に対するタングステンの濃 度が、1原子%以上、10原子%以下である。

【0020】また半導体基板上に選択的に形成される絶 録膜間に、不純物であるタングステンを含有したC49 型構造のチタンシリサイド層を形成するものである。

【0021】また絶縁膜形成工程と、チタン堆積工程 と、シリサイド形成工程と、除去工程とを有する半導体 装置の製造方法であって、絶縁膜形成工程は、半導体基 板上の所定の領域に絶縁膜を選択的に形成する処理であ り、チタン堆積工程は、基板全面にタングステンを含有 したチタン膜を堆積する処理であり、シリサイド形成工 程は、窒素雰囲気での急速熱処理により、前記選択的に 形成された絶縁膜間のシリコンの表面に、選択的にタン グステンを含有したC49型構造のチタンシリサイド層 を形成する処理であり、除去工程は、ウェットエッチン グにより、タングステンを含有した窒化チタン膜を選択

【0022】またチタン及びタングステンの総量に対す る前記タングステンの濃度が、1原子%以上、10原子 %以下である。

【0023】また前記タングステンを含有したチタン膜 を堆積するチタン膜堆積工程は、所望の組成のタングス テンとチタンの合金からなるターゲットを用いてスパッ 夕堆積を行うものである

[0024]

【作用】前述のとおりに、従来の方法で形成したチタン が650℃という比較的低い温度で起きているのは、非 40 シリサイドは、粒径が非常に大きなC54型構造の結晶 となり、本質的に、微細線幅上で耐熱性を確保すること は難しい。

> 【0025】本発明では、タングステンが含有したチタ ンとシリコンを反応させることで、800℃以上の熱処 理後においても、C54型構造のチタンシリサイドに相 転移せず、安定に存在する、タングステンを含むC49 型構造のチタンシリサイド膜を形成し、耐熱性の高い微 細線幅の電極、または微細な配線として用いるというも

【0026】図5は、それぞれ膜厚35mmのチタン

(図中●印) あるいは、タングステンを5原子%含有するチタン (図中○印) とシリコンを各温度で30秒間R TAを行って、反応させ形成したシリサイド膜の層抵抗をみたものである。

【0027】チタンとシリコンの反応により形成された チタンシリサイドの場合には、RTAの温度が、750 ℃で急激に層抵抗が低下し、その後抵抗値に変化がみら れないのが判る。これは前述の通り、750℃で、C4 9型構造からC54型構造に相転移し、比抵抗が下がっ たためである。

【0028】一方、タングステンを5原子%含有したチタンとシリコンの反応により形成されたチタンシリサイドの場合には、RTAの温度が700℃で層抵抗が下がるものの、その後700℃から1000℃まで、層抵抗値に大きな変化がみられないのが判る。透過型電子顕微鏡による観察や、X線回折測定より調べた結果、タングステンを5原子%含有したチタンとシリコンの反応により形成されたシリサイドは、結晶粒内にタングステンを含有した、C49型構造のチタンシリサイドであり、C54型構造のチタンシリサイドは、1000℃のRTA20後も全く観測されなかった。

【0029】図6には、タングステンを含有するチタンとシリコンの反応により形成したシリサイド層の比抵抗のタングステンの原子濃度依存性を示す。シリサイドの比抵抗は、タングステンの濃度に敏感であり、10原子%以上で急激に増大する。

【0030】従って、低抵抗のシリサイド膜を形成するためには、チタンの中のタングステンの濃度を10原子%以下にする必要がある。また、タングステンは、チタンとシリコンの反応を抑制する働きがあり、タングステ 30ンの濃度が、60原子%以上では均一な膜を形成することが困難になり、更に、80源%以上では均一な組成のチタンとタングステンのシリサイドを形成するのが困難なことが知られており、均一膜の形成のためには、チタン中のタングステンの濃度を20原子%以下にする必要がある(ジャーナル・オブ・アプライド・フィズィクス、1982年、P6898~P6905)。

【0031】一方、図6に示されるように、タングステンの濃度が1原子%では、シリサイドの比抵抗が、20 明に μΩ ・ c m程度となっている。これは、シリサイドの 40 熱欠 結晶構造が、C49型から、比抵抗の低いC54型に相 転移したためである。それに対し、タングステンの濃度 が2原子%では、シリサイドの比抵抗が、40μΩ・c m程度となっており、シリサイドの結晶構造が、比抵抗 の高いC49型であることがわかる。従って、C49型の結晶構造を、安定に形成するためには、チタン中のタングステン濃度を、1原子%以上にする必要があること が判る。以上の結果と、チタンシリサイド形成プロセス のマージンも見込んだ上で、チタン中のタングステンの 濃度は1原子%以上、10原子%以下が望ましいことが 50 る。

判った。

【0032】また、チタン膜中に、均一に、タングステンを分布させるためには、タングステンを含有したチタン合金のターゲットを用いて、スパッタ堆積するのがよい。また、本堆積方法を用いれば、RTA後のチタンシリサイド膜中にも、均一にタングステンを分布させることが可能である。

6

【0033】図7は、本発明の効果を示す図である。図7(a)は、本発明に従い、チタンとタングステンの総10量に対し、5原子%のタングステンを含有するC49構造のチタンシリサイド膜を、線幅が0.2μmのN型ゲート電極上に形成したときの層抵抗と、その後、各温度で炉アニールを1時間行った後の層抵抗が示されている(図中〇印)。

【0034】図には、参考のため、従来の技術により、 C54型構造のチタンシリサイドを、線幅が0.2μm のN型ゲート電極上に形成したときの層抵抗と、その 後、各温度で炉アニールを1時間行った後の層抵抗も示 されている(図中●印)。

0 【0035】これより、炉アニールを加えていない場合 の各シリサイド膜の層抵抗は、その比抵抗に起因して、 従来の技術で形成した方が低くなっている。

【0036】しかしながら、750℃以上に熱処理を加えた場合、従来の技術で形成したものの層抵抗は、急激に上昇するのに対し、本発明により形成したものについては、層抵抗に大きな変化はみられない。これは、前述の通り、従来の技術で形成したシリサイド膜が、耐熱性に乏しく、島状に変形したことによるものである。

【0037】一方、本発明により形成したシリサイド膜 は、0.2µmという微細な線幅であっても、800℃ の熱処理に対し、十分な耐熱性を有していることが判 る。

【0038】図7 (b) には、それぞれ、0.5µm幅 のN型拡散層上に、本発明 (図中〇印) と従来の技術 (図中●印)とにより形成したチタンシリサイドの層抵 抗と、熱処理によるその変化をみたものである。N型ゲ ート電極上と同様に、従来の技術により形成したチタン シリサイド膜の耐熱性はほとんどないのに対して、本発 明により形成したチタンシリサイド膜では、800℃の 熱処理でも、十分耐熱性が確保されていることが判る。 【0039】以上の結果より、本発明により形成した、 タングステンを含有したC49構造のチタンシリサイド 膜が、十分な耐熱性を有しているのは明白である。 【0040】また、本発明のプロセスでは、本質的に、 C54型構造のチタンシリサイドは形成されないので、 従来の技術で必要であった、C49型構造のチタンシリ サイドをC54型構造のチタンシリサイドに相転移させ るための、第2のRTAが必要なくなり、工程数が削減 され、プロセスコストの低減が図れるという利点もあ

[0041]

【発明の実施の形態】次に本発明の実施形態について図面を用いて詳細に説明する。

【0042】 (実施形態1) 図1は、本発明の実施形態 1を製造工程順に示した**断**面図である。

【0043】図1 (a)に示されるように、P型シリコ ン基板101にPチャンネル絶縁ゲートトランジスタが 形成される領域に、Nウェル102をイオン注入法によ り形成する。次いで、シリコン半導体基板101の表面 に、フィールド絶縁膜として厚さ300 nmのフィール 10 ド酸化膜103を選択酸化法により形成する。このフィ ールド酸化膜103に囲まれた活性領域に、厚さ6nm のゲート絶縁膜としてゲート酸化膜104を形成し、こ の後ゲート電極材料として厚さ150nmの多結晶シリ コンを成長する。次いで、既知の方法であるフォトリソ グラフィー法とドライエッチ法により、多結晶シリコン をパターンニングしてゲート電極105を形成する。次 に、フォトリソグラフィー法とイオン注入法により、低 濃度のN型不純物拡散層114と低濃度のP型不純物拡 散層115を形成する。更に、全面に厚さ70nmのシ 20 リコン酸化膜を成長し、エッチバック法により、ゲート 電極105の関面にサイドウォール106を形成する。 【0044】次に、図1 (b) に示されるようにフォト リソグラフィー法とイオン社入法により、N型不純物拡 散層107,P型不純物拡散層108,N型多結晶シリ コンゲート109、及びP型多結晶シリコンゲート11 0を形成する。イオン注入後は、窒素雰囲気中、900 ℃,20分の熱処理により、シリコン結晶の回復と不純 物の活性化を行う。かくしてLDD構造としてN型ソー

【0045】次いで、ゲート電極である多結晶シリコンの表面と半導体基板表面の自然酸化膜を希弗酸により除去し、厚さ30nmのタングステンを5原子%含有したチタン111を半導体基板上にスパッタ堆積する。

08が形成される。

【0046】次に、図1 (c) に示されるように窒素雰囲気中で690℃、30秒の急速熱処理 (RTA) することにより、シリコンと接触するチタンのみをシリサイド化し、タングステンを含有したC49型構造のチタンシリサイド112を形成する。またこの際、フィールド 40酸化膜及びサイドウォールと接触するタングステンを含有したチタンと半導体基板上のタングステンを含有したチタンの一部は窒化されて、タングステンを含有した窒化チタン113となる。

【0047】次に図1(d)に示されるようにアンモニア水及び過酸化水素水の混合液により、選択的にウェットエッチングし、タングステンを含有した窒化チタンのみを除去する。

【0048】次に、図1(e)に示されるように層間絶 縁膜として不純物を含まないシリコン酸化膜116を堆 50 積し、続いてボロンあるいはリンなどの不純物を含んだ シリコン酸化膜117を堆積し、この層間絶縁膜の焼き しめを、800℃程度の炉アニールにより行う。

8

【0049】ここで、チタン中のタングステンの濃度を、5原子%としているが、前述のように、本発明は、この濃度に限定されるものではなく、1原子%以上、10原子%以下ならばよい。

【0050】また、タングステンは、チタンシリサイドが、800℃以上の熱処理後も、C49型構造を維持させるための不純物の1つにすぎないので、タングステン以外の材料、例えば、ジルコニウム、ハフニウム、モリブデン、クロム等も使用することができることは言うまでもない。但し、プロセスの工数を増やさないためには、タングステンのように、窒化チタンと一緒にエッチングできる材料層を選択する方が望ましい。さらに、MOSトランジスタ以外の他のデバイスのシリサイド化にも適用できる。

【0051】更に、前述のように、タングステンは、チタンとシリコンの反応を抑制するというデメレットがあるので、これを補うため、タングステンを5原子%含有したチタン111を堆積する前に、ヒ素イオンを3.0×10¹⁴ c m⁻²の注入量及び30 k e Vの加速電圧でイオン注入法を行い、各ソース・ドレイン領域107,108及び各ゲート109,110の表面に、深さ30 n mの非晶質シリコン層を形成し、その後、450℃の基板温度で、タングステンを5原子%含有したチタン111を堆積すれば、シリサイド化反応が促進でき、より低抵抗のチタンシリサイドが形成できる。

物の活性化を行う。かくしてLDD構造としてN型ソー 【0052】(実施形態2)図2は、本発明の実施形態 ス・ドレイン領域107とP型ソース・ドレイン領域1 30 2を製造工程順に示した断面図である。

【0053】図2(a)に示されるようにP型シリコン 基板201にPチャンネル絶縁ゲートトランジスタが形成される領域に、Nウェル202をイオン注入法により形成する。次いで、シリコン半導体基板201の表面部分に、フィールド絶縁膜として厚さ300nmのフィールド酸化膜203を選択酸化法により形成する。このフィールド酸化膜203に囲まれた活性領域に、順次厚さ6nmのゲート酸化膜204を形成し、この後、ゲート電極材料として厚さ150nmの多結晶シリコン層205を成長する。

【0054】次いで、既知の方法であるフォトリソグラフィー法とドライエッチ法により、多結晶シリコン層205をパターンニングしてゲート電極205を形成する。次に、フォトリソグラフィー法とイオン注入法により、低濃度のN型不純物拡散層215と低濃度のP型不純物拡散層216を形成する。更に、基板全面に厚さ70nmのシリコン酸化膜を成長し、エッチバック法により、ゲート電極205の側面にサイドウォール206を形成する。

0 【0055】次に、図2(b)に示されるようにフォト

リソグラフィー法とイオン注入法により、N型不純物拡 散層207、P型不純物拡散層208、N型多結晶シリ コンゲート209、及びP型多結晶シリコンゲート21 0を形成する。

【0056】次いで、ゲート電極である多結晶シリコンの表面と半導体基板表面の自然酸化膜を希弗酸により除去し、厚さ30nmのチタン211を半導体基板上にスパッタ堆積する。

【0056】次いで、ゲート電極である多結晶シリコンの表面と半導体基板表面の自然酸化膜を希弗酸により除 10 去し、厚さ30nmのチタン211を半導体基板上にスパッタ堆積する。

【0057】その後、図2(c)に示されるように、本発明に従い、Wイオンを3.0×10¹⁴ cm⁻²以上、

3.0×10¹⁵cm⁻²以下の注入量及び10keVの加速電圧でイオン注入法を行い、1原子%以上、10原子%以下のタングステンが含有したチタン212を形成する。

【0058】次に、図2(d)に示されるように窒素雰囲気中で690℃,30秒の急速熱処理(RTA)する20ことにより、シリコンと接触するチタンのみをシリサイド化し、タングステンを含有したC49型構造のチタンシリサイド213を形成する。またこの際、フィールド酸化膜及びサイドウォールと接触するタングステンを含有したチタンと半導体基板上のタングステンを含有したチタンの一部は窒化されて、タングステンを含有した窒化チタン214となる。

【0059】次に図2(e)に示されるようにアンモニア水及び過酸化水素水の混合液により、選択的にウェットエッチングし、窒化チタンのみを除去する。

【0060】次に、図2(f)に示されるように層間絶縁膜として不純物を含まないシリコン酸化膜217を堆積し、続いてボロンあるいはリンなどの不純物を含んだシリコン酸化膜218を堆積し、この層間絶縁膜の焼きしめを、800℃程度の炉アニールにより行う。

【0061】本実施形態によれば、タングステンをイオン注入法により、チタン中に導入するので、膜中に均一に存在しないというデメリットはあるものの、数原子%程度の、テングステンの濃度を正確に調節することが可能となる。

【0062】ここで、イオン注入により導入されたタングステンは、チタンシリサイドが、800℃以上の熱処理後も、C49型構造を維持させるための不純物の1つにすぎないので、タングステン以外の材料、例えば、ジルコニウム、ハフニウム、モリブデン、クロム等も使用することができることは言うまでもない。但し、プロセスの工数を増やさないためには、タングステンのように、窒化チタンと一緒にエッチングできる材料層を選択する方が望ましい。さらに、MOSトランジスタ以外の他のデバイスのシリサイド化にも適用できる。

[0063]

【発明の効果】以上のように本発明によれば、層間絶縁 膜を焼きしめる際に、チタンシリサイド膜が島状に変形 し、高抵抗化するという問題を解決することができ、耐 熱性の高い、高信頼性のチタンシリサイド膜を用いた微 細電極あるいは微細配線が実現できる。

10

【図面の簡単な説明】

【図1】本発明の実施形態1を工程順に示した断面図である。

10 【図2】本発明の実施形態2を工程順に示した断面図である。

【図3】従来例を工程順に示した断面図である。

【図4】透過型電子顕微鏡により観察した、相転移過程 のチタンシリサイドの結晶粒構造を示す写真である。


【図5】本発明に従い、タングステンを5原子%含有したチタンとシリコンの反応により形成したシリサイド層の層抵抗のRTA温度依存性を示す図である。

【図6】本発明に従い、所望の濃度のタングステンを含 有したチタンとシリコンの反応により形成したチタンシ リサイドの比抵抗を示す図である。

【図7】本発明に従い、タングステンを5原子%含有したチタンとシリコンの反応により、(a) 0.2 μm幅のN型が一ト電極上及び、(b) 0.5 μm幅のN型拡散層上に形成した、チタンシリサイドの層抵抗と熱処理によるその変化を示す図である。

【符号の説明】

- 101 P型シリコン基板
- 102 Nウェル
- 103 フィールド酸化膜
- 30 104 ゲート酸化膜
 - 105 ゲート電極
 - 106 サイドウォール
 - 107 N型不純物拡散層
 - 108 P型不純物拡散層
 - 109 N型多結晶シリコンゲート
 - 110 P型多結晶シリコンゲート
 - 111 タングステンを5原子%含有したチタン
 - 112 タングステンを含有したC49型構造のチタンシリサイド
- 40 113 タングステンを含有した窒化チタン
 - 114 低濃度のN型不純物拡散層
 - 115 低濃度のP型不純物拡散層
 - 116 不純物を含まないシリコン酸化膜
 - 117 不純物を含んだシリコン酸化膜
 - 201 P型シリコン基板
 - 202 Nウェル
 - 203 フィールド酸化膜
 - 204 ゲート酸化膜
 - 205 ゲート電極
- 50 206 サイドウォール



303 フィールド酸化膜

304 ゲート酸化膜

305 ゲート電極

306 サイドウォール

307 N型不純物拡散層

308 P型不純物拡散層

309 チタン

310 C49型構造のチタンシリサイド

12

311 窒化チタン

10 312 C54型構造のチタンシリサイド

313 低濃度のN型不純物拡散層

314 低濃度のP型不純物拡散層


315 不純物を含まないシリコン酸化膜

316 不純物を含んだシリコン酸化膜


【図2】

301 P型シリコン基板


302 Nウェル




【図3】



【図1】





フロントページの続き

(72)発明者 三ケ木 郁 東京都港区芝五丁目7番1号 日本電気株 式会社内